PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-068682

(43) Date of publication of application: 11.03.1994

(51)Int.CI.

G11C 16/06

(21)Application number: 04-244323

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22) Date of filing:

20.08.1992


(72)Inventor: INOUE HIROHIKO


(54) MEMORY DEVICE

(57)Abstract:

PURPOSE: To stably read out data even if writing and deletion are repeated by compensating an inputted value to a sense amplifier from a memory transistor for Reference in accordance with ascending of threshold value voltage of a regular transistor memory.

CONSTITUTION: When data is read out from a memory, voltage of a bit line Bt of a regular memory transistor(Tr) 1 is compared with voltage of a bit line Br of a memory transistor for Reference Tr3. When threshold value voltage of a blank state of the memory Tr ascends due to writing and deletion of a memory, voltage of the bit line Bt of the Tr1 ascends, and it cause voltage difference between voltage of the bit line Br of the Tr3 and voltage mentioned above. A compensating section 9





compensates voltage of the bit line Br in accordance with the difference. Thereby, data can be stably read out from the memory even if threshold value voltage of the blank state of the memory Tr is varied.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

Searching PAJ Page 2 of 2

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開各号

特開平6-68682

(43)公開日 平成6年(1994)3月11日

(51)Int.CL ⁵ G 1 1 C 18/06	識別記号	庁内整理番号	F I	技術表示箇所
		6741-5L	G11C 17/00	309 B

審査請求 未請求 請求項の数1(全 4 頁)

(21)出類登号	特類平4-214323	(71)出限人 000006013 三菱電機株式会社
(22)出頭日	平成 4 年(1992) 8 月20日	東京部千代田区丸の内二丁目2番3号 (72)発明者 井上 博彦
		伊丹市瑞原 4丁目 L 香地 三 支電機株式会 社北伊丹黎作所内
		(74)代理人 弁理士 宮園 梅一


(54)【発明の名称】 メモリ装置

(52)【要約】

【目的】 EPROMの消去、含き込み回数が増えても、安定してデータを読み出せるようにする。

【構成】 センスアンプ回路4に入力されるRef用メモリトランジスタ3のビット線Brの電圧を、本番メモリトランジスタ1のビット線Btの電圧に応じて補正する補正回路7を備えた。

【効果】 消去、含き込みにより、EPROMのメモリトランシスタにおけるブランク状態のしきい値電圧Vthが上昇しても、安定してデータを読み出すことができる。



- 1; 本番メモリトランジスタ、2; Nチャネルトランジスタ、
- 3; Ref用メモリトランジスタ、5; 制御場子、
- 6; 出力端子

(2)

【特許請求の範囲】

【請求項1】 データの書き込み、読み出し、消去等が 行われる第1のメモリトランジスタと、この第1のメモ リトランジスタの内容を制定するための基準となる第2 のメモリトランジスタと、上記算1のメモリトランジス タから読み出した値を第2メモリトランジスタの値に基 づき判定して出力するセンスアンプ回路とを有するメモ り装置において、上記第2のメモリトランジスタからセ ンスアンプ回路に入力される値を上記第1のメモリトラ を備えたことを特徴とするメモリ装置。

1

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明はメモリ装置に係り、特 にメモリからデータを読み出すセンスアンプ回路に関す るものである。

[0002]

【従来の技術】図4は、従来技術におけるセンスアンプ 回路周辺の構成図である。図において、1は実際にデー タの書き込み、読み出し、消去等が行われる第1のメモ 20 リトランジスタとしての本番メモリトランジスタで、ソ ースはグランドに接地され、ゲートはx方向デコーダに 接続されている。2はy方向セレクタで、Nチャネルト ランジスタで構成され、ソースは上記本香メモリトラン ジスタ1のドレインに、ゲートはy方向デコーダに接続 されている。3は上記本番メモリトランジスタ1の内容 を判定するための基準となる第2のメモリトランジスタ としてのRef用メモリトランジスタで、ソースはグラ ンドに接地され、ゲートはx方向デコーダに接続されて いる。4は上記本番メモリトランジスタ1から読み出し た値をRe 『用メモリトランジスタ3の値に基づき判定 して出力するセンスアンプ回路で、一方の入力端子はN チャネルトランジスタ2のドレイン (ピット線Bt)と 接続され、他方の入力總子はRef用メモリトランジス タ3のドレイン(ビット線Bェ)と接続されている。ま た、センスアンプ回路4には、制御端子5と出力端子6 が設けられている。

【0003】次に従来技術の動作について説明する。図 5にセンスアンプ回路4がメモリからデータを読み出す 場合のタイミングチャートを、そして、図6にセンスア 40 ンプ回路4の"H", "L"レベルの判定の仕方につい て示す。メモリからデータを読み出す場合、図示されて いないがアドレスバスにアドレスが入力されると、アド レスがx方向デコーダとy方向デコーダに分解され、本 香メモリトランジスタ1の内のx方向デコーダとy方向 デコーダで指定されるメモリトランジスタと、Re f 用 メモリトランジスタ3の内のx方向デコーダで指定され るメモリトランジスタを選択する。この時、制御端子5 に倒えば "L" レベルの電圧が印加されると、センスア

ジスタのビット線Btの電圧と選択されたRef用メモ リトランジスタのビット線Birの電圧を比較し、選択さ れたメモリトランジスタのデータが"0~なのか"1~ なのかを判定する。つまり、図6に示すように、例え は、(選択されたメモリトランジスタのビット領Btの **역圧) <(Ref用メモリトランジスタのビット線Br** の電圧) の場合。センスアンプ回路4は選択されたメモ リトランジスタのデータを"!~と判定し、出力端子6 に"H"レベルの信号を出力する。一方、(選択された ンジスタから読み出される値に基づき補正する補正手段 10 メモリトランジスタのビット線Btの電圧)>(Ref 用メモリトランジスタのビット線Bェの電圧)の場合、 センスアンプ回路4は選択されたメモリトランジスタの データを 101 と判定し、出力鑷子6に L1 レベルの 信号を出力する。なお、制定に一定の基準電圧を用いず Ref用メモリトランジスタの値を用いる理由は、メモ リ素子の場合、製造中のプロセス的なバラツキによりメ モリトランジスタのしきい値電圧Vthにバラツキが生 じ、メモリ素子毎に判定の基準となる値が異なるからで あり、同一条件で製造されたRef用メモリトランジス タの値を判定の基準としている。

[0004]

【発明が解決しようとする課題】従来のこの種のメモリ 装置は以上のように構成されているので、メモリ素子毎 にRef側のビット線の電圧は鴬に一定であるため、E PROM等の不揮発性メモリで書き込み、消去という動 作を繰り返し行うと、メモリトランジスタのブランク状 騰 (メモリトランジスタのフローティングゲートに電荷 が蓄積されていない状態) におけるしきい値電圧Vth が上昇(つまり、メモリトランジスタのビット線Btの 宮圧が上昇) するために、メモリトランジスタがプラン ク状態でのビット線Btの電圧とRef用メモリトラン ジスタのビット線Bェの電圧とのマージンがなくなり、 センスアンプ回路は、メモリトランジスタのデータを正 確に判定できなくなるという問題点があった。

【0005】との発明は上記のような問題点を解消する ためになされたもので、書き込み、消去を繰り返し行っ ても、安定してメモリのデータを読み出すことができ、 書き込み、消去の真効回数を増やすことを可能としたメ モリ装置を得ることを目的とする。

[0006]

【課題を解決するための手段】この発明に係るメモリ藝 置は、データの書き込み、読み出し、消去等が行われる 第1のメモリトランジスタと、この第1のメモリトラン ジスタの内容を判定するための基準となる第2のメモリ トランジスタと、上記第1のメモリトランジスタから読 み出した値を第2のメモリトランジスタの値に基づき判 定して出力するセンスアンプ回路とを有するメモリ慈麗 において、上記第2のメモリトランジスタからセンスア ンプ回路に入力される値を上記第1のメモリトランジス ンプ回路4はセンスを開始し、選択されたメモリトラン 50 夕から読み出される値に基づき稿正する稿正手段を備え たものである。 [0007]

【作用】この発明においては、第2のメモリトランジス ダ、すなわちRef用メモリトランジスタからセンスア ンプ回路に入力される値を、第1のメモリトランジス ダ、すなわち本番メモリトランジスタのしきい値電圧V 1 hの上昇に応じて領正できるので、書き込み、消去を 繰り返し行ってもデータを安定して読み出せる。 [0008]

3

【実施例】以下、この発明の一実施例を図について説明 10 する。図1は、この発明の一実施例を示す構成図であ る。図において、1は実際にデータの書き込み、読み出 し、消去等が行われる第1のメモリトランジスタとして の本番メモリトランジスタで、ソースはグランドに接地 され、ゲートはx方向デコーダに接続されている。2は y方向セレクタで、Nチャネルトランジスタで構成さ れ、ソースは上記本番メモリトランジスタ』のドレイン に、ゲートはy方向デコーダに接続されている。3は上 記本番メモリトランジスタ1の内容を制定するための基 遊となる第2のメモリトランジスタとしてのRef用メ 20 モリトランジスタで、ソースはグランドに接地され、ゲ ートはx方向デコーダに接続されている。7は上記Re **『用メモリトランジスタ3からセンスアンプ回路4に入** 力される値(ビット線Brの電圧)を本番メモリトラン ジスタ1から読み出される値 (ビットBtの電圧) に基 づき補正する補正回路で、一方の入力端子はRef用メ モリトランジスタ3のドレイン (ビット線Bェ) に接続 され、他方の入力端子はNチャネルトランジスタ2のド レイン(ビット線Bt)に接続されている。4は上記本 香メモリトランジスタ!から読み出した値を上記補正回 30 圧が高い場合には、循正回路?によりセンスアンプ回路 鑑?を介して入力されるRef用メモリトランジスタ3 の値に基づき判定して出力するセンスアンプ回路で、一 方の入力端子はNチャネルトランジスタ2のドレイン (ビット線Bt)と接続され、他方の入力端子は上記稿 正回路7の出力(ビット簿Br)と接続されている。

【0009】図2は上記補正回路7の構成を示すプロッ ク図である。図において、8は比較部で、2つの入力総 子がそれぞれ本番メモリトランジスタ1とRef用メモ リトランジスタ3からのビット線Bt、Brに接続され ている。9は補正部で、その入力端子は上記比較部8の 40 出力端子に接続され、出力端子はセンスアンプ回路4の ビット線Bェの入力過子に接続されている。

【①①10】次に、この実施例の動作について説明す る。メモリからデータを読み出すタイミングは従来技術 と同じであるので説明を省略する。メモリからデータを 読み出す場合。補正回路7内の比較部8で、本番メモリ トランジスターのビット線BIの電圧とRe『用メモリ トランジスタ3のビット線Brの電圧を比較する。本香 メモリトランジスタ1のピット線Btの電圧とRe爿用 メモリトランジスタ3のビット線Bェの電圧の間で登が 50 PROM等の消去,書き込み回数に応じて、メモリトラ

生じないときは、箱正部9でRef側のビット線Brの **箱正は行わないが、メモリの書き込み、消去により、メ** モリトランジスタのブランク状態のしきい値弯圧Vth が上昇してくると本番メモリトランジスタ1のビット線 Btの電圧が上昇するので、本番メモリトランジスタ1 のピット線BtとRef用メモリトランジスタ3のビッ ト線Brを比較すると差が生じる。補正部9はその差に 応じて図3に示すようにRef側のビット線Brに箱正 をかける。つまり、差が小さい時は、その差に応じてR ef側のビット線Brの電圧も上げるが、差が大きくな ると、Ref側のビット線Brの弯圧は一定値をとるよ うに設定する。とうするととにより、メモリトランジス タのプランク状態のしきい値電圧Vthが変化しても安 定してメモリからデータを読み出すことができる。

【りり11】上記箱正において、Ref用メモリトラン ジスタ3のビット線Brの電圧の上昇を一定値で抑える 意味は次の通りである。すなわち、EPROM部のメモ リトランジスタにデータの書き込み、紫外線による消去 を繰り返し行うと、メモリトランジスタのブランク状態 (メモリトランジスタのフローティングゲートに電荷が **蓄積されていない状態) のしきい値電圧Vthが上昇 くつまり、メモリトランジスタ1のビット線Btの電圧** が上昇)し、Ref用メモリトランジスタ3のビット線 Brの電圧を越えると、センスアンプ回路4は、メモリ トランジスターがブランク状態であると判定できなくな る。そこで、本番メモリトランジスタ1のブランク状態 のピット線Bもの電圧とRe #用メモリトランジスタ3 のブランク状態のビット線Bェの電圧を比較し、本番メ モリトランジスタ1のブランク状態のビット線Bもの電 4のRe f 電圧入力側の電圧を上げるという領正を行う が、Ref電圧入力側の電圧の上昇に上限を設定してお かないと、逆にメモリトランジスタ1のフローティング ゲートに電荷が蓄積された状態が読み出せなくなるの で、メモリトランジスタ1のブランク状態のビット線B tとRef用メモリトランジスタ3のブランク状態のビ ット線Brの電圧差が大きくなると、Ref電圧入力側 の電圧がある一定値をとるようにしたものである。

[0012]

【発明の効果】以上のように、この発明によれば、デー タの書き込み、読み出し、消去等が行われる第1のメモ リトランジスタと、この第1のメモリトランジスタの内 容を判定するための基準となる第2のメモリトランジス **タと、上記第1のメモリトランジスタから読み出した値** を第2のメモリトランジスタの値に基づき判定して出力 するセンスアンプ回路とを有するメモリ装置において、 上記第2のメモリトランジスタからセンスアンプ回路に 入力される値を上記第1のメモリトランジスタから読み 出される値に基づき箱正する箱正手段を備えたので、E

